본문 바로가기

Hacked Brain/embeddedland.net

S3C2410 카메라 인터페이스

http://cafe.naver.com/robotall.cafe
23. 카메라 인터페이스
개요
카메라 인터페이스에 대해서 설명한다. S3C2440X의 카메라 인터페이스는 3개의 포트로
구성된다. 첫 번째 포트는 카메라 입력 신호를 캐슁하는 로직이다. 2번째 포트는 로직 포맷
을 변환하고 크기를 줄이는 로직이다. 3번째 포트는 DMA 부분 전용으로 쓰인다.
카메라 인터페이스는 ITU BT.601/656 8-bit 모드를 지원한다. 카메라 인터페이스의 스
케일러는 XGA(수평 1016 픽셀까지 업이 가능) 입력 이미지 이하를 SVGA, VGA, QVGA,
CIF, QCIF나 그 이하의 사이즈로 줄인다. 2개의 마스터 포트는 DSC, JPEG, MEEG self
이미지 등의 다양한 어플리케이션에 이용된다.
카메라 인터페이스는 컬러 바나 정사각형 박스와 같은 self 테스트 패턴을 만들어 낸다.
이는 이미지 sync 신호를 조정하는데 사용될 수 있다. 또한, 레지스터 셋팅을 통해서 비디
오 sync 신호와 픽셀 클럭의 극성을 카메라 인터페이스에 반전 입력할 수 있다.
그림 1. 카메라 인터페이스에 대한 개요
특징
- ITU-R BT.601/656 (4:2:2 YcbCr 8-bit 모드) 지원
- 다양한 형태 어플리케이션에 이미지 다운 스케일링 기능 지원
- DMA 기능 전용의 2개의 마스터 포트 지원
- 프로그래밍을 통한 비디오 sync 신호의 극성 반전 가능
- 와이드 수평 라인 버퍼(max 1016 픽셀) 사용 가능
- YCbCr 4:2:2에서 YCbCr 4:2:0으로의 형식 변환 가능
- 프로그래밍을 통한 DMA 기능의 길이 조정 가능
외부 인터페이스
S3C2440X의 카메라 인터페이스는 아래와 같은 ITU 비디오 표준을 지원한다.
- ITU BT.601 YCbCr 8-bit 모드
- ITU BT.656 YCbCr 8-bit 모드
시그널에 대한 설명
Name I/O Active Description
PCLK I - 픽셀 클럭, 카메라 프로세서에 의해서 분주됨
VSYNC I H 수직 Sync, 카메라 프로세서에 의해서 분주됨
HREF I H 수평 Sync, 카메라 프로세서에 의해서 분주됨
DATA[7:0] I - YCbCr의 픽셀 데이터, 카메라 프로세서에 의해서 분주됨
CAMCLK O - 카메라 프로세서에 대한 마스터 클럭
CAMRST O H 카메라 프로세서에 대한 소프트웨어 리셋

2007/11/02 - [임베디드/ARM] - S3C2410 IIS
2007/11/02 - [임베디드/ARM] - S3C2410 IIC-BUS INTERFACE2
2007/11/02 - [임베디드/ARM] - S3C2410 프로그래머의 모델
2007/11/02 - [임베디드/ARM] - S3C2410 개요